2024-07-13
本站讯(通讯员:王科平)美国华盛顿举行。IMS为国际微波领域的全球顶级会议,
由“国家杰出青年科学基金”获得者、IEEE Fellow、天津大学微电子学院院长马凯学教授领衔的“互联感知集成电路与系统团队”在本届IMS/RFIC会议上,一篇论文入选RFIC 2024,四篇论文入选IMS 2024,也是天津大学首次在RFIC会议上发表论文。团队向国际微波/射频/毫米波集成电路领域的同行展示了天津大学最新的研究成果。具体包括:
1. Sub-6GHz宽带可重构抗阻塞射频接收机芯片(RFIC 2024)
随着5G无线通信的发展,NB-IoT和LTE已被纳入5G-NR标准,频带数量的激增与多种无线协议的共存使得Sub-6GHz频段有限的频谱资源过于拥挤,为了适用于各种应用场景与兼容多重通信协议,低功耗高选择性可重构射频接收机的需求激增。但更好的选择性(线性度)与噪声系数通常是以牺牲更多的功耗为代价,因此如何打破这些权衡已经成为可重构射频接收机的主要研究焦点。本设计针对基于Mixer-First抗阻塞射频接收机架构,首次对N-Path射频可重构滤波技术中本振非理想1/N占空比对性能的恶化进行建模分析,并提出了一种无源占空比补偿技术,采用带有电荷补偿的可调偏置混频器,从而在较低的本振驱动器功耗下改善了高频处的NF/OB-IIP3指标。此外提出了主路径/辅助路径结合的可重构射频前端滤波方案以及跨阻放大器/有限脉冲响应滤波器结合的可重构基带滤波方案,在低功耗下实现高带外抑制度。课题组基于55nm-CMOS工艺设计了一款适用于5G多标准/多协议的宽带可重构抗阻塞接收机芯片。测试指标实现了0.4~2.6GHz射频带宽,36dB电压增益,5~11mW的总功耗,-2.5dBm的IB-IIP3与+19.2dBm @80MHz的OB-IIP3指标;2.4~3.5dB的噪声系数。其中2.9mW/GHz的驱动器功耗与+15.4dBm@10MHz的OB-IIP3指标在同类型混频优先架构抗阻塞接收机领域达到了国际先进水平,推进了5G通信在低功耗无线收发芯片/设备领域的广泛应用与更多可能性。论文题目为“An 11.8mW 0.4-to-2.6GHz Blocker-Tolerant Receiver with LO Duty-Cycle Compensation and High-Q Selectivity Achieving +15.4/19.2dBm OB-IIP3 at 10/80MHz Offset“,论文第一作者为2022级硕士生武润迪,通信作者为王科平教授。
2. 基于SISL平台的低损耗全差分贴片耦合器(IMS 2024,入选IMS-Top-50论文,受邀拓展MWTL并发表,为中国8篇论文之一)
微波毫米波电路与系统被广泛应用于基站、卫星通信系统、医疗设备以及雷达系统等。随着雷达通信系统的发展,对微波器件在低损耗、低成本、高环境噪声抑制、高集成度以及更高工作频率方面提出更严苛的要求。耦合器是微波毫米波电路的重要器件,两个输出端口能够提供所需的功率分配比以及相位差。为实现低损耗、高环境噪声抑制的耦合器,本设计创新性地采用了双贴片单元开展设计,摒除了传统均匀传输线在毫米波频段导体损耗高、不易加工的特点;同时将核心电路置于SISL结构的空腔中,通过降低辐射损耗与介质损耗,进一步降低耦合器的整体损耗。通过将两个贴片单元上下放置,实现了差分输入、差分输出功能,增强了电路对环境噪声的免疫能力。基于上述创新方法,课题组设计了一种低损耗毫米波全差分耦合器,在24GHz至28GHz的工作频段内,回波损耗优于16dB,中心频率处的插入损耗低于0.37dB,插入损耗低于同类耦合器,通带内相位不平衡度小于2度。论文题目为“A Low-Loss Millimeter-wave Fully-Differential Coupler Using Dual Patch on SISL Platform”,论文第一作者为2022级硕士生章发贤,通讯作者为王勇强副教授。
3. 基于金属集成悬置线的低损耗3-dB耦合器(IMS 2024)
本设计提出了一种基于金属集成悬置线(MISL)平台的新型低损耗3-dB耦合器,通过使用金属集成技术,使得绝大部分电场分布在空气腔中,大幅降低了整体电路的介质损耗,提高了整体耦合器的性能;相比于传统传输线平台,具有较为明显的低损耗特性。本设计通过采用多节槽耦合结构实现更宽的工作频段。本设计提出的3-dB耦合器工作频段覆盖了2.4 GHz到7.25 GHz,约为100.5 %的相对带宽,覆盖Wi-Fi-6E频段。实测的幅度不平衡小于1.2 dB,相位不平衡度小于2.8度,实测的插入损耗(包括连接器损耗和过渡电路损耗)在全频段内均小于 1.5 dB,在中心频率4.8 GHz处约为0.57 dB,整体性能优于同类型3dB耦合器设计,具有较好的低损耗特性。基于多层MISL平台,所提出的3-dB耦合器还具有自封装和小型化的特点。论文题目“A Low-Loss 3-dB Coupler Using Metal-Integrated Suspended Line”,论文第一作者为2023级硕士生叶纪轩,通讯作者为王勇强副教授。
4. DC-8GHz射频开关(IMS 2024)
射频前端模块(RFFE)位于射频收发器和天线之间,负责无线电磁波信号的发送和接收,随着现代移动通信系统的发展,对相应模块的性能要求也在不断提升。其中,射频开关连接在天线之后,起到切换系统工作状态和通道转换的关键作用,开关的插入损耗和隔离度等指标对于提升系统的运行效率和抗干扰能力有着至关重要的作用。在目前的主流开关电路设计中,可采用增加隔离电感等技术提升开关的隔离度,但是仍然存在难以覆盖低频的设计局限,这些问题限制了整体通信系统的工作带宽和实际应用。为了解决上述设计难题,课题组针对性的提出了一种基于辅助支路信号抵消技术的覆盖DC到高频的SPDT射频开关芯片。设计深度分析了限制宽频带内实现高隔离度射频开关的限制因素,并创新性的提出了辅助支路信号抵消技术。该技术由于电路特殊的阻抗特性,可以很好弥补隔离端口的晶体管在高频时寄生效应导致的阻抗降低,将隔离支路上的串联阻抗从最低200Ω提升至最低2000Ω。借助辅助支路信号抵消技术,从DC到高频的范围内实现了一款低插入损耗,高隔离度和宽带宽的SPDT射频开关整体设计方案,为移动通信系统的射频开关设计提供了有价值的技术参考。基于上述提出的创新设计,课题组基于65-nm Bulk CMOS工艺设计了一款DC-8 GHz高隔离度SPDT射频开关芯片(如下图所示)。经过实际的性能测试,该芯片展现出优异的性能指标。隔离度在工作频段范围内全部大于60dB,并且最大插入损耗只有1.3dB。在国际上同类型射频开关设计领域达到了国际先进水平。论文题目为"A DC-to-8 GHz 60-dB Isolation SPDT Switch with Auxiliary Path Cancellation in 65-nm Bulk CMOS",论文第一作者为2022级硕士生苗壮,通讯作者为孟凡易教授。
5. Ka波段功率放大器(IMS 2024)
35GHz附近频段在卫星通信、5G毫米波通信、毫米波汽车雷达以及虚拟现实技术上有着广阔的应用前景。功率放大器是低成本硅基毫米波相控阵系统中能耗最高的模块,具有极其重要的作用。功率放大器需要能够输出较高的功率以增大毫米波信号的传输距离,也需要具有较高的功率附加效率,以提高电源模块的使用寿命。为实现高输出功率、高功率附加效率的功率放大器,本设计首先针对cascode结构进行了性能优化,包括内部匹配电路的品质因数提高,稳定性的提高以及损耗路径的减小,并通过上述优化设计显著提高了单模块cascode放大器的功率增益与功率附加效率;随后根据耦合器匹配原理提出了基于强耦合多层金属耦合器巴伦和折叠传输线的两路功率合成网络,实现了高阻抗变换比下的良好匹配,并且使功率合成网络在31-41GHz的无源效率均高于78%。基于上述创新设计,课题组基于130nm-SiGe-BiCMOS工艺设计了一款Ka波段功率放大器,其测试结果显示了出色的性能。该功率放大器在35GHz实现了23.5dBm的饱和输出功率,33.9%的峰值功率附加效率以及22.2dBm的1dB压缩点输出功率,且饱和输出功率和峰值功率附加效率均为已发表同频段同工艺功率放大器中的最优值。该功率放大器在线性度、增益、调制信号等性能上也具有较高的竞争力。论文题目为“A 31-41 GHz SiGe Power Amplifier with Sandwiched-Coupler-Balun and Folded-T-Line Power Combiner Achieving 23.5-dBm/22.2-dBm Psat/OP1dB and Supporting 64-QAM Modulation”,论文第一作者为2023级博士谢克南,通讯作者为王科平教授。
2024-07-29
2024-07-13
2024-07-12
2024-07-05
2024-07-05
2024-07-04
2024-06-26
2024-06-26